<?xml version="1.0" encoding="utf-8"?>
<TEI xmlns="http://www.tei-c.org/ns/1.0" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:hal="http://hal.archives-ouvertes.fr/" xmlns:gml="http://www.opengis.net/gml/3.3/" xmlns:gmlce="http://www.opengis.net/gml/3.3/ce" version="1.1" xsi:schemaLocation="http://www.tei-c.org/ns/1.0 http://api.archives-ouvertes.fr/documents/aofr-sword.xsd">
  <teiHeader>
    <fileDesc>
      <titleStmt>
        <title>HAL TEI export of tel-03416275</title>
      </titleStmt>
      <publicationStmt>
        <distributor>CCSD</distributor>
        <availability status="restricted">
          <licence target="https://creativecommons.org/publicdomain/zero/1.0/">CC0 1.0 - Universal</licence>
        </availability>
        <date when="2026-05-25T05:26:29+02:00"/>
      </publicationStmt>
      <sourceDesc>
        <p part="N">HAL API Platform</p>
      </sourceDesc>
    </fileDesc>
  </teiHeader>
  <text>
    <body>
      <listBibl>
        <biblFull>
          <titleStmt>
            <title xml:lang="en">Managing cache coherency of shared data in shared memory multiprocessor systems-on-chip</title>
            <title xml:lang="fr">Gestion de la cohérence des données dans les systèmes multiprocesseurs sur puce</title>
            <author role="aut">
              <persName>
                <forename type="first">Hajer</forename>
                <surname>Chtioui</surname>
              </persName>
              <idno type="halauthorid">2330002-0</idno>
              <affiliation ref="#struct-1303"/>
            </author>
            <editor role="depositor">
              <persName>
                <forename>Julie</forename>
                <surname>Cagniard</surname>
              </persName>
              <email type="md5">1dce28e8d881110b28c59f67e22e9de1</email>
              <email type="domain">uphf.fr</email>
            </editor>
          </titleStmt>
          <editionStmt>
            <edition n="v1" type="current">
              <date type="whenSubmitted">2021-11-05 10:51:42</date>
              <date type="whenModified">2025-08-20 03:29:09</date>
              <date type="whenReleased">2021-11-12 16:08:53</date>
              <date type="whenProduced">2011-12-21</date>
              <date type="whenEndEmbargoed">2021-11-05</date>
              <ref type="file" target="https://uphf.hal.science/tel-03416275v1/document">
                <date notBefore="2021-11-05"/>
              </ref>
              <ref type="file" subtype="author" n="1" target="https://uphf.hal.science/tel-03416275v1/file/2011VALE0036_CHTIOUI_HAJER.pdf" id="file-3416275-2994706">
                <date notBefore="2021-11-05"/>
              </ref>
            </edition>
            <respStmt>
              <resp>contributor</resp>
              <name key="537167">
                <persName>
                  <forename>Julie</forename>
                  <surname>Cagniard</surname>
                </persName>
                <email type="md5">1dce28e8d881110b28c59f67e22e9de1</email>
                <email type="domain">uphf.fr</email>
              </name>
            </respStmt>
          </editionStmt>
          <publicationStmt>
            <distributor>CCSD</distributor>
            <idno type="halId">tel-03416275</idno>
            <idno type="halUri">https://uphf.hal.science/tel-03416275</idno>
            <idno type="halBibtex">chtioui:tel-03416275</idno>
            <idno type="halRefHtml">Informatique [cs]. Université de Valenciennes et du Hainaut-Cambrésis, 2011. Français. &lt;a target="_blank" href="https://www.theses.fr/2011VALE0036"&gt;&amp;#x27E8;NNT : 2011VALE0036&amp;#x27E9;&lt;/a&gt;</idno>
            <idno type="halRef">Informatique [cs]. Université de Valenciennes et du Hainaut-Cambrésis, 2011. Français. &amp;#x27E8;NNT : 2011VALE0036&amp;#x27E9;</idno>
            <availability status="restricted">
              <licence target="https://about.hal.science/hal-authorisation-v1/">HAL Authorization<ref corresp="#file-3416275-2994706"/></licence>
            </availability>
          </publicationStmt>
          <seriesStmt>
            <idno type="stamp" n="CNRS">CNRS - Centre national de la recherche scientifique</idno>
            <idno type="stamp" n="UNIV-VALENCIENNES">Université de Valenciennes et du Hainaut-Cambresis</idno>
            <idno type="stamp" n="LAMIH" corresp="UNIV-VALENCIENNES">Laboratoire d’Automatique, de Mécanique et d’Informatique Industrielles et Humaines</idno>
            <idno type="stamp" n="THESES-UPHF" corresp="UNIV-VALENCIENNES">Thèses de doctorat de l'Université Polytechnique Hauts-de-France</idno>
            <idno type="stamp" n="TEST-UPHF">TEST-UPHF</idno>
          </seriesStmt>
          <notesStmt/>
          <sourceDesc>
            <biblStruct>
              <analytic>
                <title xml:lang="en">Managing cache coherency of shared data in shared memory multiprocessor systems-on-chip</title>
                <title xml:lang="fr">Gestion de la cohérence des données dans les systèmes multiprocesseurs sur puce</title>
                <author role="aut">
                  <persName>
                    <forename type="first">Hajer</forename>
                    <surname>Chtioui</surname>
                  </persName>
                  <idno type="halauthorid">2330002-0</idno>
                  <affiliation ref="#struct-1303"/>
                </author>
              </analytic>
              <monogr>
                <idno type="nnt">2011VALE0036</idno>
                <imprint>
                  <date type="dateDefended">2011-12-21</date>
                </imprint>
                <authority type="institution">Université de Valenciennes et du Hainaut-Cambrésis</authority>
                <authority type="school">L'ÉCOLE DOCTORALE SCIENCES ET TECHNOLOGIES DE L'ENIS DE L'UNIVERSITÉ DE SFAX</authority>
                <authority type="school">L'ÉCOLE DOCTORALE SCIENCES POUR L'INGÉNIEUR UNIVERSITÉ LILLE NORD-DE-FRANCE</authority>
                <authority type="supervisor">Mohamed ABID</authority>
                <authority type="supervisor">Smail NIAR</authority>
                <authority type="jury">Rached TOURKI (Président &amp; Rapporteur)</authority>
                <authority type="jury">Bertrand GRANADO (Rapporteur)</authority>
                <authority type="jury">Jean-Luc DEKEYSER (Examinateur)</authority>
                <authority type="jury">Ahmed Chiheb AMMARI (Examinateur)</authority>
              </monogr>
            </biblStruct>
          </sourceDesc>
          <profileDesc>
            <langUsage>
              <language ident="fr">French</language>
            </langUsage>
            <textClass>
              <keywords scheme="author">
                <term xml:lang="en">Energy consumption</term>
                <term xml:lang="en">Distributed shared memory</term>
                <term xml:lang="en">Multiprocessors</term>
                <term xml:lang="en">Systems on Chip</term>
                <term xml:lang="fr">Consommation d'énergie</term>
                <term xml:lang="fr">Mémoire partagée répartie</term>
                <term xml:lang="fr">Multiprocesseurs</term>
                <term xml:lang="fr">Systèmes sur puce</term>
              </keywords>
              <classCode scheme="halDomain" n="info">Computer Science [cs]</classCode>
              <classCode scheme="halTypology" n="THESE">Theses</classCode>
              <classCode scheme="halOldTypology" n="THESE">Theses</classCode>
              <classCode scheme="halTreeTypology" n="THESE">Theses</classCode>
            </textClass>
            <abstract xml:lang="en">
              <p>The work presented in this thesis aims to provide an efficient hardware solution for managing cache coherency of shared data in shared memory multiprocessor systems-on-chip (MPSoC) dedicated for intensive signal processing applications. Several solutions are proposed in the literature to solve this problem. However, most of these solutions are efficient only for high-performance multiprocessor systems. These systems take rarely into account hardware resources and energy consumption limitations. In MPSoCs architectures these constraints are very important. In addition, these solutions do not take into account access patterns from the different processors to shared data. In this thesis, we propose a new approach for treating cache coherency problem. It consists on a new hybrid (invalidation/update) adaptive cache coherence protocol. A hardware architecture that facilitates its implementation and optimizes its performance is also proposed. The experimental results show that the proposed protocol in conjunction with this architecture provides an interesting level of performances and energy consumption.</p>
            </abstract>
            <abstract xml:lang="fr">
              <p>Les travaux présentés dans cette thèse visent à concevoir une architecture performante et efficace pour la gestion de la cohérence des données dans les mémoires caches des systèmes sur puce multiprocesseurs (MPSoC). Dans cette thèse nous nous intéressons tout particulièrement aux architectures à mémoire partagée et aux applications de traitement de signal intensif. Plusieurs solutions ont été proposées dans le passé pour résoudre ce problème. Néanmoins, la majorité de ces solutions existantes ont été pensé pour les systèmes multiprocesseurs haute-performances. Dans ce type de systèmes les contraintes liées aux ressources matérielles et à la consommation d’énergie sont rarement prises en compte. A l’opposé, dans les systèmes embarqués qui nous intéressent ici, ces contraintes jouent un rôle de premier plan. De plus, les solutions existantes ne prennent pas en compte les modèles d’accès aux données partagées réalisés par les processeurs. Nous proposons dans cette thèse un nouveau protocole de gestion de la cohérence de cache basé sur deux protocoles simples, nommément les protocoles par invalidation et par mise à jour. De plus le protocole proposé s’adapte automatiquement aux modèles d’accès aux données. Une architecture matérielle qui facilite son implémentation et qui optimise ses performances est également proposée.</p>
            </abstract>
          </profileDesc>
        </biblFull>
      </listBibl>
    </body>
    <back>
      <listOrg type="structures">
        <org type="laboratory" xml:id="struct-1303" status="OLD">
          <idno type="IdRef">050705253</idno>
          <idno type="ISNI">0000000122013679</idno>
          <idno type="RNSR">201220427F</idno>
          <idno type="ROR">https://ror.org/006z7v557</idno>
          <orgName>Laboratoire d'Automatique, de Mécanique et d'Informatique industrielles et Humaines - UMR 8201</orgName>
          <orgName type="acronym">LAMIH</orgName>
          <date type="start">1994-01-01</date>
          <date type="end">2019-12-31</date>
          <desc>
            <address>
              <addrLine>LE MONT HOUY 59313 VALENCIENNES CEDEX 9</addrLine>
              <country key="FR"/>
            </address>
            <ref type="url">http://www.uphf.fr/LAMIH/fr</ref>
          </desc>
          <listRelation>
            <relation active="#struct-300279" type="direct"/>
            <relation name="UMR8201" active="#struct-441569" type="direct"/>
          </listRelation>
        </org>
        <org type="institution" xml:id="struct-300279" status="OLD">
          <idno type="IdRef">026404079</idno>
          <idno type="ISNI">0000000107901416</idno>
          <idno type="ROR">https://ror.org/02ezch769</idno>
          <orgName>Université de Valenciennes et du Hainaut-Cambrésis</orgName>
          <orgName type="acronym">UVHC</orgName>
          <date type="start">1979-01-01</date>
          <date type="end">2019-09-08</date>
          <desc>
            <address>
              <addrLine>Campus Mont Houy59313 Valenciennes Cedex 9</addrLine>
              <country key="FR"/>
            </address>
            <ref type="url">http://www.uphf.fr/</ref>
          </desc>
        </org>
        <org type="regroupinstitution" xml:id="struct-441569" status="VALID">
          <idno type="IdRef">02636817X</idno>
          <idno type="ISNI">0000000122597504</idno>
          <idno type="ROR">https://ror.org/02feahw73</idno>
          <orgName>Centre National de la Recherche Scientifique</orgName>
          <orgName type="acronym">CNRS</orgName>
          <date type="start">1939-10-19</date>
          <desc>
            <address>
              <country key="FR"/>
            </address>
            <ref type="url">https://www.cnrs.fr/</ref>
          </desc>
        </org>
      </listOrg>
    </back>
  </text>
</TEI>